CLIPPEDIMAGE= JP402188964A

PAT-NO: JP402188964A

DOCUMENT-IDENTIFIER: JP 02188964 A

TITLE: SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

PUBN-DATE: July 25, 1990

INVENTOR-INFORMATION:

NAME

NOGAMI, TAKESHI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

TOSHIBA CORP

N/A

APPL-NO: JP01008328

APPL-DATE: January 17, 1989

INT-CL (IPC): H01L029/50; H01L021/331; H01L029/205;

H01L029/46; H01L029/73

US-CL-CURRENT: 438/FOR.357,257/197 ,438/365

## ABSTRACT:

PURPOSE: To reduce an ohmic-contact resistance while a performance of an

intrinsic active part is being maintained satisfactorily in a compound

semiconductor device ot an n-p-n structure by a method wherein a p-layer for

ohmic contact use is grown selectively on the surface of the p-layer by an

epitaxial growth method and a metal electrode is formed on the surface of the p-layer.

CONSTITUTION: In a semiconductor device, the following are provided: first

electrodes 10, 14 on the surface of a p-layer 4 exposed in one part of the

surface of a substrate including compound semiconductor regions 3 to 5 of an

n-p-n structure; and a second electrode 7 on the surface of an n-layer 5. In

this semiconductor device, said first electrodes 10, 14 are composed of the

04/24/2002, EAST Version: 1.03.0002

following: a desired-concentration p-layer 10, for ohmic contact use, which has been grown epitaxially by using a mask of a high-melting-point-metal layer pattern 7 formed on the surface of the n-layer 5; and a conductor layer 14 formed on the surface ot the p-layer 10. Said second electrode 7 is formed as the high-melting-point- metal layer pattern 7. For example, said second electrode 7 is formed as a WN<SB>x</SB> layer 7 which has been formed on an n-AlGaAs layer 5 via an n<SP>+</SP> InGaAS layer 6; and first electrodes 10, 14 are formed as a p<SP>-</SP> GaAs layer 10 and an AuZn layer 14.

COPYRIGHT: (C) 1990, JPO&Japio

# @ 公開特許公報(A) 平2-188964

30 Int. Cl. 5

識別配号

庁内整理番号

43公開 平成 2年(1990) 7月25日

H 01 L 29/50 21/33

29/50 21/331 29/205 29/46 29/73 B 7638-5F

8526-5F H 7638-5F

7030-3F

8526-5F H 01 L 29/72

審査請求 未請求 請求項の数 2 (全7頁)

60発明の名称

半導体装置およびその製造方法

②特 願 平1-8328

②出 顯 平1(1989)1月17日

@発明者 野上

**毅** 神奈川県川崎市幸区小向東芝町1 株式会社東芝総合研究

所内

创出 願 人 株式会社東芝

神奈川県川崎市幸区堀川町72番地

四代 理 人 弁理士 木村 高久

明朝書

1. 発明の名称

半導体装置およびその製造方法

2. 特許請求の範囲

(1) NPN 何造の化合物半導体 節域を含む 基板 表面の一部に露呈せしめられた P 層表面に第1の 電極を有すると共に N 圏表面に第2の電極を有し てなる半導体装置において、

前記第1の電極は「國表面に形成された高 融点金属圏パターンをマスクとしてエピタキシャ ル成長せしめられた所望の濃度のオーミックコン タクト用 D 圏と該 D 圏表面に形成された導体層と からなり、

前記第2の電極は該路融点金銭窟パターンであることを特徴とする半導体装置。

(2) N D N 構造の化合物半導体領域を含む基板 表面に、高融点金属圏パターンを形成する高融点 金属圏パターン形成工程と、

このパターンをマスクとして鉄基板表面をエッチングし、D層を露呈せしめる露出工程と、

さらにこのパターンをマスクとして該り暦表面に所望の遺度のオーミックコンタクト用り段を エピタキシャル成長法により選択的に成長せしめ るエピタキシャル成長工程と、

この D 函表面に金属電極を形成する金属電極 形成工程とを含むことを特徴とする半導体装置の 製造方法。

3.. 発明の詳細な説明

(発明の目的)

(産業上の利用分野)

本 雅明 は、半 導体 装置 および その 製造方法 に 係 り、 特 に D型の 化 合物 半 導体 関 への オーミックコ ンタクト の 形成 に 則 する。

(従来の技術)

異種の半導体材料を接合させ、ヘテロ接合を形成してなるヘテロ接合パイポーラトランジスタは、単一材料を用いて作られるホモ接合パイポーラトランジスタと比べて、 高周被特性、 スイッチング特性に優れ、マイクロ波用トランジスタ、 高速論理回路用トランジスタ、 高速アナログ回路用トラ

ンジスタとして極めて有望である。

しかしながら、良好な界面特性をもつへテロ接合の形成が困難であること、各層へのドーピング 量が秘密に制御された多層薄膜の形成は極めて困 難であることなどの製造技術上の理由から、開発 の波屈は見られないままになっていた。

近年、分子線エピタキシー(MBE)法、有機 金属気相成長(MOCVD)法など優れたエピタキシー技術の発展に伴い、超高速素子としてのへ、 テロ接合パイポーラトランジスタが、 再び往目されるようになってきている。

このようなヘテロ接合パイポーラトランジスタは、その一例として第3回に構造断面図を示すように、ノンドープのガリウムに素(GaAs)基板1の表面に、n<sup>\*</sup> GaAs図2からなるコレクタ領域と、p<sup>\*</sup> GaAs図3からなるペース領域と、n<sup>\*</sup> AlGaAs図1からなるエミッタ領域とMBE法により順次構図されてなるもので、各領域の表面には夫々、コレクタ電極5、ペース電極6、エミッタ電極7が形成されている。

ポーラトランジスタにおいてはペース領域にコンタクトするための電極はコンタクト抵抗を低減することが出来ず、動作の高速化を削む大きな原因の1つとなっていた。

これは、ヘテロ接合パイポーラトランジスタのみならず、P型化合物半導体への電極形成を含む 化合物半導体装置全般における高速性等の性能の 向上を阻む要因となっていた。

(発明が解決しようとする課題)

このようなヘテロ接合パイポーラトランジスタにおいて、p GaAsM3からなるペース領域への電極の形成は、npn構造の化合物半導体基板のnMをエッチングしてpM(p GaAsM3)を選出させ、その表面に金ー亜鉛(Auzn)M等の金属Mを蒸着させることにより行われている。

ところで P 図の不純物 遺底は、このトランジスタの 真性動作部分の性能を高くする条件に設定され、その値は約5×10<sup>19</sup> / calである。一方、 P 型化合物半導体へのオーミックコンタクト抵抗は P 型のキャリア 設度が高いほど低くなり、 1×10<sup>-7</sup> Q cal 程度のオーミックコンタクト 抵抗を得るためには、 1×10<sup>20</sup> / cal 以上の不純物 遺底の P 圏が必要である。

また、同じくトランジスタの真性動作部分の性能を高くする目的からP型化合物半導体は例えばP型GaAsではなく、P型GaAlAsを用いることが多いが、P型GaAlAsはAuzn層に対するオーミックコンタクト抵抗がP型GaAsに比べて高い場合が多い。この2つの理由のため、従来のヘテロ接合パイ

このように従来の n p n 構造の化合物半導体装置においては、真性動作部分の性能を良好に維持しつつ、オーミックコンタクト抵抗の低いコンタクト形成を行うことができなかった。

本発明は、前記実情に鑑みてなされたもので、 npn構造の化合物半導体装置において、 真性動作部分の性能を良好に維持しつつ、 オーミックコンタクト抵抗を低減することのできるp層への電極形成方法を提供することを目的とする。

また、本発明は、npn 概造の化合物半導体装置を機和化することを目的とする。

### (発明の構成)

(釵狐を解決するための手段)

そこで本発明の方法では、 npn 構造の化合物 半導体領域を含む基板表面に、 apn 点金 風湿から なるパターンを形成し、このパターンを電量とし して鉄基板表面をエッチングし、 pm を電量とし め、さらにこのパターンをマスクとして数 Pm を 面に所望の湿度のオーミックコンタクト用 pm を エピタキシャル成長法により選択的に成長せしめ、 このP層表面に金鼠電板を形成するようにしている。

また、本発明の半導体装置では、上記方法において P 層表面に形成された金属電極を第 1 の電極とすると共にエピタキシャル成長のマスクとして用いた高融点金属パターンを第 2 の電極として用いるようにしている。

#### (作用)

上記帳成によれば、 ρ 図へのオーミックコンタクトの形成は、 ρ 図上にエピタキシャル成長 せ し められた所望の(高い)キャリア 数度を 都 合し、 低 抵抗のオーミックコンタクトを 得る上で 都 合 上 に な は 和 る た め、 従来の 技術で は 不 可 能 で あった 1 0 で 2 cd 程度のオーミックコンタクト 抵抗を 得 る ことが可能となる。

また、高融点金風薄膜をマスクとしてエピタキ シャル成長がなされるため、エピタキシャル成長 工程中の高温条件下においても、高融点金風薄膜 は化合物半導体と反応をおこしたりすることもな

第1回は、本発明実施例のヘテロ接合パイポーラトランジスタ(HBT)を示す図、第2回(a) 乃至第2回(h) は、本発明の方法を一実施例のヘテロ接合パイポーラトランジスタの製造に適用した場合の製造工程図である。

このHBTは、第1図に示すように、第3回に 示した従来例のHBTと同様に構成され、ペース 餌域を構成するp゚ GaAiAs 図へのオーミックコン タクトの形成を、窒化タングステン(HN x) 図 7 をマスクとしてエピタキシャル成長せしめた 百 確度のZnドープのp゚ GaAs 図を介して Au Zn 図 10 (ペース電極)によっておこなうと共に 該窒化を ングステン(HN x) 図 7 をそのままエミッタ電極 として用いるようにしたことを特徴としている。

すなわち、まず、第2図(a) に示すように、クロムドープの n型 GaAs基板 1 の表面に MBE 法により、高濃度のシリコンドープの n GaAs層 2 、コレクタ図を構成するシリコンドープの n GaAs層 3、ペース圏を構成するペリリウムドープの p \*AlGaAs図 4 (ペリリウム濃度 1×10 19 / cai)、

く、安定に権持される。このため、この高融点金 風薄膜は n 図の取り出し電極としてそのまま使用 することができる。

このように、コンタクト抵抗を低減すると共にコンタクトにいたるD図の長さを短縮化することによりシート抵抗に起因する脊生抵抗の低減をはかることが可能となる。

# (実施例)

以下、本発明の実施例について、図面を参照し つつ詳細に説明する。

エミッタ 胸を 構成 するシリコンドープの n A I Ga A s 図 5 、 高温度のシリコンドープの n <sup>↑</sup> I n Ga A s 図 6 とを 顔 次 堆積 する。

この後、第2図(b) に示すように、さらに反応 性スパッタ蒸着法により膜厚1500Aの窒化タ ングステン(WNx) 図7を堆積する。

そして、第2図(c) に示すように、レジスト酸 塗布後このレジスト酸をホトリソグラフィー法に よりパターニングし、レジストパターン8を形成 する。そしてこのレジストパターン8をマスクと して反応性イオンエッチングにより窒化タングス テン個7をパターニングする。

次いで、第2回(d) に示すように、この窒化タングステン層 7 をマスクとして、過酸化水素水とリン酸の混合液をエッチャントとしてエッチングを行い、高速度のシリコンドーブの n \* 1ngaAs図6、エミッタ層を構成するシリコンドーブの n Al GaAs図5 を順次選択的に除去する。このとき、ややオーバーエッチング気味となるようにエッチング時間を長くし、サイドエッチを生じさせるよう

にする。

. . .

この後、第2回(e) に示すように、プラズマCVD法により設序5000Aの酸化シリコン膜を堆積した後、異方性エッチングによりエッチングによりエッチングで、S(AuGe/Au)合金郡膜からなるエミッタ電極7を形成したのち、フォトリソ法によりエミッタ電極7およびn AlGaAs図4を順次、パターニングし、さらに高濃度のシリコンドープのn InGaAs図6、エミッタ図を構成するシリコンドープのn AlGaAs図5の例壁のオーパーエッチング部分を酸化シリコン膜9で被覆する。

さらに、第2図(f) に示すように、MOCVD(有機金属化学気相成長法)により、5×10<sup>19</sup> / cdの亜鉛ドープの GaAs 腐10をエピタキシャル 成長せしめる。このとき、この亜鉛ドープの GaAs 腐10は、ベース履を構成するベリリウムドープ のp^AI GaAs 腐4上にのみ成長し、窒化タングス テン酸7上および酸化シリコン酸9上には成長し ない。

この後、第2図(g) に示すように、素子間分離

有する素子間の高濃度の亜鉛ドープのGaAs層 1 O が除去される。

さらに、第2図(j) に示すように、リフトオフのスペーサとしての酸化シリコン膜15を堆積したのちフォトリソ法によりレジストパターンを形成し、該酸化シリコン膜15をパターニングした後、レジストパターンを残したままAu-Ge 層をパターニングし、360℃40秒のアロイエ程を経てコレクタ電櫃16を形成する。

このようにして形成されたHBTによれば、、ペリリウムドーブのp^AIGAAS 圏であるペース 飯 W 4 へのオーミックコンタクトの形成は、 該p^AIGaAs 圏上にエピタキシャル成長せしめられた高いキャリア 凝度(5×10<sup>19</sup> / cal)を有し、低低れのオーミックコンタクトを得る上で都合のよい亜鉛ドーブの GaAs 圏10上になされるため、従来の技術では不可能であった1×10<sup>-7</sup> Ω cal 程度のオーミックコンタクト抵抗を得ることが可能となっまた、高融点金 風神膜である 空化タングステン

および外部ペース/コレクタ絶縁のためのポロン 注入圏 1 1 およびプロトン注入厨 1 2 を形成する。 そして、第 2 図 (h) に示すように、C V D 法に より、リフトオフのスペーサとしての酸化シリコ ン膜 1 3 を形成し、さらにレジストパターン(図 示せず)を形成して、コンタクト孔を形成した後、 このレジストパターンを残したまま、この上層に Au-Zn 圏を競者し、リフトオフ法によって該Au-Z n 圏をパターニングし、3 6 0 で 4 0 秒のアロイ 工程を軽てペース電板 1 4 を形成する。

さらに、第2回(i) に示すように、リフトオフのスペーサとしての酸化シリコン殴13を除去し、フォトリソ法によりレジストパターンを形成し、これをマスクとして、過酸化水素水とリンチ酸との混合液をエッチャントとしてウェットエッチンを行い、亜鉛ドープのGaAs 図10を選択的に除去し、コレクタ環種16を形成すべき高濃度のシリコンドープの^^GaAs 図2の頭だしがなされる。また、これと同時に前述したポロン・プロトンをイオン注入工程で致し切れない程度のキャリアを

膜7をマスクとしてエピタキシャル成長がなされるため、エピタキシャル成長工程中の高温条件下においても、窒化タングステン膜7は化合物半導体と反応をおこしたりすることもなく、安定に維持される。このため、この窒化タングステン膜7はエミッタ圏の取り出し電極としてそのまま使用することができる。

さらに、エピタキシャル成長層はこの窓化タンクステン膜 7 をマスクとして選択的に形成されるため、このエピタキシャル成長層上に形成されることができることができる。このため、該エミッタ電極 7 から該エピタのなっため、該エミッタ電極 7 から該エピタのなったのにのため、 なる D GAAIAs層のシート 低級 を 体成することができるに UD する G を L U することができる R H B T の 高速性を 十分に 引き出する

この構造では、外部ペース抵抗が従来に比べ的
1/10~1/100と低くなる。

また、HBTの最大発掘周波数「HAX は、従来 100GHz程度であったのに対し、150GH z程度に向上する。

なお、前記実施例では、ヘテロ接合パイポーラトランジスタについて説明したが、ヘテロ接合パイポーラトランジスタに限定されることなく、他のp型の化合物半導体個へのコンタクトの形成にも適用可能である。


## (発明の効果)

クトを切ることが可能となる。


#### 4. 図面の簡単な説明


第1回は本 理明 実施 例の HBTを示す図、第2図(a) 乃至第2図(j) は本 理明 実施 例の HBTの 製造工程を示す図、第3図は 世来 例の HBTを示す図である。

1 ··· ノンドープのガリウムヒ素(GAAS) 基板、
2 ··· n \* GaAS回(コレクタ質域)、3 ··· p \* GaAS
回(ベース質域)、4 ··· n \* AlGaAS回(エミッタ 領域)、5 ··· コレクタ電極、6 ··· ベース電極、6
a ··· P t 層、6 b ··· Z n 層、6 c ··· WN x 層、7 ··· エミッタ電板。




第1図






第 2 図 (その1)



第 2 図 (その 5)



第 3 図